Inversor trifásico SPWM para el control de velocidad de un motor de inducción implementado en el microcontrolador PIC18F2431

Aganza T. Alejandro, Pérez R. Javier y Beristain J. José Antonio

***Resumen*— En el presente artículo se presenta el desarrollo de un inversor trifásico empleado en el control de velocidad de un motor de inducción trifásico de jaula de ardilla de 1/3 HP, utilizando el método de control Volts - Hertz constante. La técnica de modulación empleada en la conmutación del inversor es la modulación por ancho de pulso senoidal (SPWM); dicha técnica fue implementada en el microcontrolador PIC18F2431. El énfasis de este artículo es la descripción y manejo de los recursos de control de motores y manejo de potencia del microcontrolador. Finalmente se muestran pruebas realizadas al sistema para observar su respuesta.**

***Palabras clave*— Inversor, IGBT, microcontrolador PIC.**

I. Introducción

Un inversor o convertidor DC/AC [1] como su nombre lo indica es un circuito donde se introduce un voltaje de corriente directa a la entrada y se obtiene un voltaje de corriente alterna de magnitud y frecuencia variables. El esquema básico del inversor alimentado por fuente de voltaje, el cual fue el utilizado en el desarrollo de este trabajo, se muestra en la figura 1.

El funcionamiento consiste en la rectificación de las señales de voltaje trifásicas para obtener un voltaje de corriente directa, posteriormente filtrado para disminuir el rizado; con dicho voltaje de CD se alimenta la etapa de potencia, la cual en este caso es un puente inversor empleando transistores IGBT's, los cuales son controlados mediante señales de disparo generadas por el microcontrolador PIC de la etapa digital con base a una referencia provista por el usuario a través de un potenciómetro conectado a la entrada del convertidor analógico a digital (ADC) del microcontrolador; las señales generadas por el PIC se adecuan para introducirlas al puente inversor cuya salida se aplica a la carga.

II. Implementación del hardware del inversor

En la figura 1 se pueden observar las etapas que conforman el sistema del inversor, las cuales se describen a continuación:

Manuscrito recibido el 4 de Julio de 2006. Este trabajo fue respaldado por el departamento de Ing. Eléctrica y Electrónica del Instituto Tecnológico de Sonora.

Aganza T. Alejandro hasta la fecha se ha de desempeñado como consultor y diseñador de sistemas electrónicos de manera independiente en Ciudad Obregón, Sonora, México. Tel Cel: (6449) 98-61-68; e-mail: alejandro.aganza@gmail.com.

Pérez R. Javier hasta la fecha se ha de desempeñado como Profesor de Tiempo Completo del Instituto Tecnológico de Sonora en el Departamento de Ingeniería Eléctrica y Electrónica Instituto Tecnológico de Sonora; Ave. Antonio Caso S/N Col. Villa ITSON; Ciudad Obregón, Sonora, México; C.P. 85138; C.P. 85130; Tel: (644) 4109000, ext. 101; Fax: (644) 4109001.(e-mail jperez@itson.mx)




Fig.1 Diagrama a bloques del inversor alimentado por voltaje.




Fig. 2 Curva del par inducido en el motor de inducción trifásico para una relación V/f constante de entrada.

A. Carga

La carga utilizada fue un motor de inducción trifásico [2] de jaula de ardilla de 1/3 de HP con un voltaje nominal de trabajo de 220Vrms y una corriente nominal de 3.3 amperes, marca GENERAL ELECTRIC, con una velocidad máxima de giro de 1720 RPM a una frecuencia de voltaje de trabajo de 60 Hz.

Para llevar a cabo la variación de velocidad de este tipo de motor existen diferentes métodos descritos en [2], el método utilizado en el desarrollo de este trabajo es el de Voltaje-Frecuencia constante; el cual consiste en mantener una relación constante entre la magnitud del voltaje del estator del motor y la frecuencia eléctrica del mismo, con la finalidad de conservar el par constante a través del rango de operación del motor. La curva del par inducido en el motor para una relación Voltaje-frecuencia (V/f) constante en un motor de inducción se muestra en la figura 2.

B. Etapa de potencia

La etapa de potencia en el desarrollo del sistema se encuentra constituida por un puente inversor trifásico, topología de dos niveles [3], [4] y [5], implementado mediante transistores




Fig. 3 Puente inversor trifásico de dos niveles.




Fig. 4 Rectificador trifásico no controlado.

bipolares de compuerta aislada (IGBT's). La figura 3 muestra el diagrama esquemático del puente inversor utilizado.

Los transistores utilizados son el modelo FGH50N6S2D de Fairchild Semiconductor, los cuales cuentan internamente con diodos de marcha libre en antiparalelo, y tienen la capacidad de soportar un voltaje de trabajo de hasta 600 Volts y 60 Amperes @ 110 °C.

C. Rectificador trifásico

La conversión de corriente alterna de la red de suministro eléctrico a un voltaje de corriente directa para la alimentación del puente inversor, se realizó mediante un rectificador trifásico no controlado de diodos, el cual se muestra en la figura 4.

La salida del rectificador proporciona un voltaje de corriente directa pulsante, por lo que se debe filtrar para reducir el rizado. Para filtrar la salida del rectificador se utilizó un filtro capacitivo. Sin embargo, debido a que la carga es inductiva, en este caso un motor de inducción, se maneja potencia reactiva en el sistema, por lo que el sistema del inversor debe ser capaz de manejar esta potencia. El elemento encargado de esta tarea es el filtro capacitivo, que también reduce el rizado del voltaje de CD; el método utilizado para el cálculo del filtro se describe en los 4 pasos siguientes:

1. Se realiza el análisis de potencia en la carga; para obtener el análisis de calidad de potencia se utilizó el medidor FLUKE modelo 43B [7]; de las mediciones realizadas se obtuvieron los siguientes datos de trabajo:

- Voltaje: 220 Vrms.
- Corriente: 2.5 Arms.
- Factor de potencia (FP): 0.71.




Fig. 5 Representación grafica del voltaje y corriente en la carga.

- Potencia reactiva en la carga: 600 VAR.

2. Con los datos obtenidos se realiza una representación gráfica de las señales de voltaje y corriente para el máximo desfasamiento entre ambos con el respectivo factor de potencia.

En la figura 5 se puede observar que el área sombreada es la carga debida a la potencia reactiva del sistema; por lo que esta carga es la máxima que debe ser capaz de manejar el filtro capacitivo.

3. Calcular la capacitancia del filtro, partiendo la fórmula 1:

$$C = \frac{Q}{V} \tag{1}$$

Para obtener la carga se realiza una aproximación del área bajo la curva de la corriente a un triangulo rectángulo, por lo que el área se obtiene de la fórmula:

$$A = \frac{bxh}{2} = \frac{(I_{trabajo})(tiempo)}{2} \tag{2}$$

La corriente se obtuvo del análisis realizado con el analizador de potencia, el desfasamiento en tiempo se obtiene del factor de potencia en la carga, partiendo de:

$$FP = Cos\phi \tag{3}$$

Por lo que el desfasamiento en tiempo, se obtiene a partir del desfasamiento en grados, tomando en cuenta que un ciclo completo de 60 Hertz tiene un periodo de 16.667 ms.

$$Cos\phi = 0.71$$

$$\phi = C\text{os}^{-1}(0.71) = 44.76^{\text{o}}$$

$$360^{\text{o}} \rightarrow 16.667 mSeg$$
$$44.76^{\text{o}} \rightarrow x$$

$$x = 2.0725 mSeg$$




Fig. 6 Diagrama de conexión del optoacoplador 6N137.

Por lo que el área (carga) y las capacitancias obtenidas de (1) y (2) son:

$$A = \frac{bxh}{2} = \frac{(2.5Amp)(2.0725mSeg)}{2}$$

$$Q = 2.59062x10^{-3}Coulombs$$

$$C = \frac{Q}{V} = \frac{2.59062x10^{-3}Coulombs}{220V} = 11.7756\mu F$$

4. Una vez obtenida la capacitancia se procede a obtener el voltaje de trabajo del capacitor, tomando en cuenta que la potencia reactiva está definida por:

$$\text{Potencia Reactiva} = V \cdot I \cdot Sen(\phi) \quad (4)$$

Tomando en cuenta que el valor de la potencia reactiva se obtuvo del análisis con el medidor FLUKE, se obtiene el voltaje de trabajo mínimo del capacitor, partiendo de (4).

$$600VAR = (V) \cdot (2.5) \cdot Sen(44.76^{o})$$

$$V = \frac{600VAR}{(2.5) \cdot Sen(44.76^{o})} = 340.842\ Volts$$

Cabe mencionar que los valores obtenidos son los valores mínimos; sin embargo debido a las aproximaciones realizadas se recomienda utilizar el valor comercial inmediato superior disponible. Para el desarrollo de este proyecto se proporcionó un margen de trabajo superior de aproximadamente 9 veces el valor mínimo de capacitancia, por lo que el valor del capacitor empleado fue de 99 μF a 440 Volts.

D. Aislamiento y adecuación

Una vez que se tiene la etapa de potencia y alimentación de la misma, es necesario aislar las señales de control provenientes de la etapa digital, para proporcionar una protección contra cortocircuito; así como una mayor inmunidad al ruido entre la etapa digital y la etapa de potencia. De la misma manera es necesario adecuar las señales de control para cumplir los requerimientos de funcionamiento de los transistores del puente inversor, garantizando así su correcto control de conducción.




Fig. 7 Diagrama de conexión del driver IR2110.

Para obtener el aislamiento eléctrico entre la etapa digital y de potencia se utilizaron los optoacopladores modelo 6N137 de Fairchild Semiconductor, el diagrama esquemático para una señal de control se muestra en la figura 6.

Una vez aislados las señales de control se procede a adecuar las mismas, para esto se utilizaron los drivers para MOSFET e IGBT modelo IR2110 de International Rectifier. Dicho dispositivo es un driver doble, capaz de manejar dos transistores con una misma fuente de alimentación, para el caso de este trabajo se utilizó una fuente de 15 Volts, como se muestra en la figura 7. Esto mediante la utilización de un circuito de carga de capacitor o *bootstrap*, constituido por el diodo (D_{BS}) y el capacitor (C_{BS}) mostrados en la figura 7.

Dado que la función del driver es mantener las señales de control a un voltaje constante para el correcto funcionamiento y plena conducción de los transistores, el circuito de *bootstrap* debe ser calculado ya que depende de la frecuencia de trabajo y carga de la compuerta del IGBT.

El cálculo de capacitor de *bootstrap* del driver utilizado en el desarrollo de este proyecto, se basa en las especificaciones de diseño propuestas por el fabricante en [8], de donde se toma la siguiente ecuación:

$$C \geq \frac{2\left[2Q_g + \frac{I_{qbs(\max)}}{f} + Q_{ls} + \frac{I_{Cbs(leak)}}{f}\right]}{V_{CC} - V_f - V_{LS} - V_{\min}} \quad (5)$$

Donde:

Q_g = Carga de la compuerta del IGBT. [Coulombs]

$I_{qbs(\max)}$ =Corriente de reposo en el lado superior del driver. [Amperes]

Q_{ls} = Nivel de carga requerida por ciclo. [Coulombs]

$I_{Cbs(leak)}$ = Corriente de fuga del capacitor de *bootstrap*. [Amperes]

f = Frecuencia de operación. [Hertz]

V_{CC} = Voltaje de alimentación del driver. [Volts]

V_f = Voltaje de caída a través del diodo. [Volts]

V_{LS} = Voltaje de caída a través del transistor inferior. [Volts]

$V_{\min}$ = Voltaje mínimo entre las terminales V_B y V_S.




Fig. 8 Diagrama esquemático del sistema mínimo para el microcontrolador.

```
include     <p18f2431.inc>      ; DEFINICIÓN DE CABECERA DEL µC

CONFIG      OSC = HS            ; OSCILADOR DE ALTA VELOCIDAD
CONFIG      FCMEN = OFF         ; MONITOR DE RELOJ HABILITADO
CONFIG      IESO = OFF          ; SWITCH INTERNO/EXTERNO
                                ; DESHABILITADO
CONFIG      PWRTEN = ON         ; POWER UP TIMER HABILITADO
CONFIG      BOREN = ON          ; RESET POR BAJO VOLTAJE
HABILITADO
CONFIG      BORV = 20           ; VOLTAJE DE RESET = 2.0V
CONFIG      WDTEN = OFF         ; WATCHDOG DESHABILITADO
CONFIG      HPOL = HIGH         ; TRANSISTORES SUPERIORES
APAGADOS
                                ; AL INICIO
CONFIG      LPOL = HIGH         ; TRANSISTORES INFERIORES
APAGADOS AL
                                ; INICIO
CONFIG      PWMPIN = ON         ; SALIDAS PWM DESHABILITADO AL
RESET
CONFIG      MCLRE = ON          ; HABILITACIÓN DEL PIN MCLRE
COMO
                                ; RESET  MAESTRO
CONFIG      LVP = OFF           ; PROGRAMACIÓN EN BAJO VOLTAJE
(ICSP)
                                ; DESHABILITADO
```

Fig. 9 Código de configuración y cabecera del microcontrolador.

Tomando en cuenta que la frecuencia de conmutación utilizada en el desarrollo de este trabajo es 10 kHz, y sustituyendo los valores provistos por los fabricantes del driver y del IGBT, para cada una de las variables especificadas en [8] para la ecuación 5, se obtiene el valor de capacitancia del capacitor de *bootstrap*.

$$C \geq \frac{2\left[2(70nC)+\frac{125uA}{10kHz}+5nC+\frac{4uA}{10kHz}\right]}{15V-0.7V-1V-13V}=315.8nF$$

Por lo que el capacitor debe tener un valor mayor a 315.8nF, prácticamente en [8] se recomienda que el valor del capacitor de *bootstrap* sea 15 veces el valor obtenido, por lo que el valor óptimo sería 4.77µF. En la realización de este proyecto el capacitor empleado es de 10 µF/50V. En lo que respecta al diodo de *bootstrap*, según lo establecido en la referencia [8], éste debe tener un tiempo de recuperación inversa (t_{rr}) no mayor a 100ns, soportar el voltaje de alimentación del inversor (voltaje del bus de CD) y la corriente de carga del circuito, la cual depende de la carga de compuerta del transistor y la frecuencia de conmutación. El diodo utilizado en este desarrollo es el modelo NTE574, el cual soporta hasta 400 Volts entre terminales, tiene un t_{rr} de 35ns y soporta una corriente de 1 Ampere; con lo que se cubren todos los requerimientos para el correcto funcionamiento del driver, para el desarrollo de este proyecto.

```
INICIA_ADC:

CLRF      ADRESL             ; LIMPIA LOS REGISTROS DE
RESULTADO
CLRF      ADRESH             ; DEL ADC

MOVLW     b'00010000'        ; REFERENCIA DE VOLTAJE
                             ; SELECCIONADA

MOVWF     ADCON1             ; COMO LA ALIMENTACIÓN DEL
                             ; MICROCONTROLADOR
                             ; BUFFER FIFO HABILITADO

MOVLW     b'00110110'        ; RESULTADO JUSTIFICADO A LA
                             ; IZQUIERDA

MOVWF     ADCON2             ; TIEMPO DE ADQUISICIÓN = 12 TAD
                             ; BASE DE TIMPO= Fosc/64

MOVLW     b'11000000'        ; FUENTES DE DISPARO EXTERNAS
MOVWF     ADCON3             ; DESHABILITADAS

MOVLW     b'00000000'        ; SELECCIÓN GRUPO A
MOVWF     ADCHS              ; CANAL AN0

MOVLW     b'11111111'        ; PUERTO A CONFIGURADOS COMO
MOVWF     ANSEL0             ;ENTRADAS ANALÓGICAS

MOVLW     b'00111111'        ; PUERTO A CONFIGURADO COMO
MOVWF     TRISA              ; ENTRADAS

MOVLW     b'00100011'        ; CONFIGURACIÓN EN MODO DE
                             ; CONVERSIÓN
MOVWF     ADCON0             ; CONTINUA SOBRE EL CANAL A (AN0)
                             ; SE ENCIENDE EL CONVERTIDOR
```

Fig. 10 Código de configuración del convertidor ADC .

E. Etapa digital

Finalmente la última etapa del hardware del sistema es la etapa digital, la cual se implementó mediante el microcontrolador PIC18F2431 de Microchip Technology. El sistema mínimo del microcontrolador se muestra en la figura 8; en dicha figura se observa que la etapa digital se encuentra constituida de manera relativamente sencilla, ya que solamente se precisa de un circuito oscilador como base de tiempo del microcontrolador y botones de funciones que pueden ser configurados mediante software por el usuario.

III. IMPLEMENTACIÓN DE LA TÉCNICA DE MODULACIÓN SPWM

La técnica empleada para la generación de las señales de control del puente inversor trifásico es la técnica SPWM [3], [4] y [5], la cual se implementó en el microcontrolador PIC18F2431, haciendo uso de los recursos de control de motores propios del mismo [9], entre los que se pueden mencionar:

- 6 salidas PWM con 3 generadores de ciclo útil, cuyos pines pueden ser agrupados en pares.
- Ciclo útil de PWM con una resolución de 14 bits.
- Cambios de ciclo útil en plena ejecución de código.
- Modos de salida alineados a centro o a flanco.
- Control de tiempo muerto programable entre pares de salidas PWM.
- Convertidor ADC de 10 bits, alineado a izquierda o derecha.

La configuración del microcontrolador para llevar a cabo la tarea de control de motores se muestra en la figura 9, donde se muestra los aspectos a configurar antes de la ejecución del código principal.

Posteriormente se configura el convertidor analógico-digital, mediante el cual se proporciona la referencia para la frecuencia de salida de la componente fundamental del voltaje del inversor. El convertidor se configuró en modo de conversión continua y con el resultado alineado a la izquierda, figura 10.

Posteriormente se configura el módulo PWM para obtener la frecuencia de conmutación de salida de 10 kHz., un tiempo muerto de 500 ns entre pares de salidas complementadas y salidas alineadas por flanco. Dicho establecimiento de la frecuencia de conmutación de salida del módulo PWM, se realiza cargando un valor al registro PTPERH:PTPERL, en base a la ecuación 6.

$$PTPERH : PTPERL = \frac{\frac{F_{OSC}}{4}}{(F_{PWM} \cdot PTMR_{PS})} - 1 \qquad (6)$$

De la misma manera el valor de tiempo muerto entre pares complementarios PWM se establece mediante la modificación del registro DTCON, en base a la ecuación 7.

$$Tiempo\ Muerto = \frac{Valor\ numérico\ de\ DTCON}{\left(F_{OSC}/\text{Preescalador}\right)} \qquad (7)$$

La configuración de la totalidad del módulo PWM se completa mediante el establecimiento de la base del tiempo y de la respuesta a señales de falla o generación de señales debido a eventos configurables por el usuario. La totalidad del código de configuración del módulo PWM se muestra en la figura 11.

Un punto importante para el manejo del módulo PWM es el valor de ciclo útil que toma cada una de las salidas, mediante los registros de 14 bits denominados PDCxH:PDCxL mostrados en la figura 12; el número de bits que contribuyen al ciclo útil varía dependiendo de la frecuencia de salida de la señal PWM y de la frecuencia del cristal de oscilador. Tomando en cuenta los puntos anteriores la resolución disponible de los 14 bits mencionados, se encuentra dada por la ecuación 8.

$$Resolución\ (bits) = \frac{\log(\frac{F_{OSC}}{F_{PWM}})}{\log(2)} \qquad (8)$$

Sin embargo, cabe mencionar que solo 12 bits realmente contienen el valor del ciclo útil, estos son los 6 bits menos significativos de los registros PDCxH y los 6 bits más significativos de los PDCxL, los cuales se muestran en la figura 12. Así pues si se tuviese una resolución de 8 bits para una frecuencia de salida deseada y una frecuencia de reloj conocida, se utilizarían los 6 bits más significativos del registro PDCxL y los dos bits menos significativos del registro PDCxH, cabe mencionar que los dos bits menos significativos de PDCxL marcados como "Q" sincronizan los disparos de todos los canales con respecto a un reloj interno del módulo PWM, donde el valor de estos campos Q dependen del preescalador del módulo de PWM, el cual es establecido por el usuario pero no contribuye al valor de ciclo útil a la salida.

Para el desarrollo de este trabajo la resolución en bits fue de 9 bits, debido al reloj de 20 MHz y una frecuencia PWM de 10 KHz.

```
INICIA_PCPWM:

MOVLW   b'00000000'     ; PTCON0 CONFIGURADO PARA QUE:
                        ; POSTESCALAMIENTO 1:1

MOVWF   PTCON0          ; FRECUENCIA DE REFERENCIA
Fosc/4 Y
                        ; OPERACION ALINEADA  POR
FLANCO
MOVLW   0xF3            ; PTPERL Y PTPERH CARGADOS
PARA
                        ; UNA FRECUENCIA DE PWM DE
10KHz
MOVWF   PTPERL          ; PTPERH:PTPERL = ((Fosc/4)/(PWMfreq
x
                        ; PTMRps))-1
MOVLW   0x01            ; PTPERH:PTPERL = ((20MHz/4)/(10KHz
x
                        ; 1))-1 = 499d = 1F3h
MOVWF   PTPERH

MOVLW   b'01000000'     ; PWMCON0 CONFIGURADO DE TAL
                        ; MANERA QUE:
MOVWF   PWMCON0         ; a) PWM0, PWM1, PWM2, PWM3,
PWM4 y
                        ; PWM5 SON SALIDAS.
                        ; b) TODOS LOS PARES PWM ESTAN
EN
                        ; MODO COMPLEMENTARIO

MOVLW   b'00000001'     ; PWMCON1 CONFIGURADO DE TAL
                        ; MANERA QUE:
MOVWF   PWMCON1         ; a) POSTESCALADO DE DISPARO DE
                        ; EVENTOS ESPECIALES 1:1
                        ; b) EVENTO ESPECIAL DE DISPARO
                        ; OCURRE EN CONTEO ASCENDENTE
                        ; c) ACTUALIZACION DE CICLO ÚTIL
Y
                        ; PERIODO HABILITADOS
                        ; d) IGNORAR SALIDAS
                        ; SINCRONICAMENTE A BASE DE
TIEMPO                  ; PWM

MOVLW   b'00000101'     ;TIEMPO MUERTO DE 500 ns
MOVWF   DTCON           ;TIEMPO MUERTO = VALOR DE
TIEMPO
                        ; MUERTO / (Fosc/2)
```

Fig. 11 Código de configuración del módulo PWM.




Fig. 12 Registros de ciclo útil PDCxH y PDCxL.




Fig. 13 Punteros en la tabla de valores senoidales para la generación del voltaje de salida del inversor.




Fig. 14 Voltaje instantáneo y promedio generado mediante las interrupciones del timer0 y los valores de la tabla senoidal.

La implementación de la técnica SPWM se realiza haciendo uso de una tabla de valores que cambian senoidalmente, la cual se carga en la memoria del microcontrolador y se accede a ella cíclicamente; multiplicando este valor de la tabla por la frecuencia de salida se obtiene el valor de ciclo útil correspondiente a cada valor de la tabla, resultando en una variación senoidal del ciclo útil a la salida. Dado que el inversor es trifásico, se utilizan tres punteros desfasados 120 grados uno con respecto del otro.

Los valores de la tabla senoidal y los punteros en la misma se muestran en la figura 13. Dichos valores van desde 0 a 256, debido a que la variable utilizada es de 8 bits; para la realización de este proyecto se utilizaron 19 valores en la tabla senoidal, con lo que se obtiene una resolución de 10 grados por cada valor en la tabla senoidal y un total de 36 puntos para sintetizar un ciclo completo de la señal de salida.

La frecuencia de salida se proporciona mediante el uso del timer0 del microcontrolador, el cual interrumpe al terminar el ciclo útil y cambia al siguiente valor, para obtener el nuevo ciclo útil, el proceso de la generación del voltaje a la salida según las interrupciones del timer0 se muestra en la figura 14. Cada interrupción del timer0 corresponde a un valor de la tabla senoidal.

En la figura 14 se observa que para cada valor de ciclo útil se genera un voltaje instantáneo, y la suma de este voltaje a través del tiempo da el voltaje promedio de salida; el cual como se puede observar es del tipo senoidal. El semiciclo de voltaje de salida mostrado en la figura 14 corresponde al voltaje en un




Fig. 15 Disparos en los transistores de dos ramas contiguas del inversor.

IGBT de una rama del puente inversor. La frecuencia de salida se encuentra dada por el temporizador timer0 del microcontrolador de la siguiente manera:

$$\text{Timer0} = \frac{\frac{F_{OSC}}{4}}{2(\text{NPT} - 1) \times \text{PT0} \times \text{Frec}} \tag{9}$$

Donde:

F_{OSC} = Frecuencia interna de trabajo del microcontrolador.

NPT = Número de puntos en la tabla senoidal.

PT0 = preescalador del Temporizador 0 (timer0).

Frec = Es el valor digitalizado proveniente del potenciómetro conectado al convertidor ADC.

Una variable que se desprende de la modulación SPWM es el índice de modulación en amplitud (m_a), el cual repercute en el nivel de voltaje a la salida del inversor [5], dicha variable puede modificarse de manera relativamente sencilla en la implementación del código; esto se logra escalando los valores de la tabla senoidal cargada en memoria.

IV. Pruebas y resultados

Después de la implementación de la modulación SPWM y del sistema en su totalidad; se muestran las pruebas realizadas al sistema, así como los resultados arrojados por las mismas. Se realizaron tres diferentes tipos de pruebas:

a) Pruebas con carga resistiva conectada en estrella sin filtro a la salida del inversor.

b) Pruebas con carga resistiva conectada en estrella con filtro a la salida del inversor.

c) Pruebas con el motor de inducción trifásico sin filtro a la salida del inversor.

Las respuestas obtenidas se observaron utilizando un osciloscopio digital Tektronix modelo TDS2024 [10].

Cabe mencionar que antes de realizar las pruebas listadas, se verificaron las señales de control generadas por el




Fig. 16 Tiempo muerto entre señales de transistores de una misma rama: a)en el flanco de subida b) en el flanco de bajada (continuación).


microcontrolador para cada uno de los transistores; así como el tiempo muerto entre las señales de control de una misma rama del inversor. De esta manera se verificaron que las señales de control entre ramas del inversor estuvieran desfasadas 120 grados una con respecto de las otras; además, que las señales de control entre transistores de una misma rama se encontraran complementadas y existiera entre éstas el tiempo muerto establecido.


La figura 15 muestra las señales de control generadas correspondientes a los transistores de dos ramas contiguas del inversor; el par de señales superior corresponden a los transistores S_1 y S_2 y el par inferior a S_3 y S_4, del puente inversor de dos niveles mostrado anteriormente en la figura 3.

En las figuras 16 a) y b), se observa el tiempo muerto entre los transistores S_1 y S_2 de una rama del inversor; para el flanco de subida y de bajada respectivamente. Para el caso de las dos figuras se observa que el tiempo muerto es de 500 ns en ambos flancos.

Pruebas con carga resistiva en estrella sin filtro de salida

Las pruebas con carga resistiva conectada en estrella se realizaron utilizando el diagrama de conexiones mostrado en la figura 17 a), bajo las siguientes condiciones de prueba:










Fig. 17 a) Diagrama esquemático del inversor con carga resistiva en estrella sin filtro de salida. b) Voltaje de fase (V_{AN}) y corriente de fase (I_{AN}). c) Distribución armónica del voltaje de fase (V_{AN}). d) Voltaje de línea (V_{AB}).









Fig. 18 a) Diagrama esquemático del inversor con carga resistiva en estrella con filtro de salida. b) Voltaje de fase antes del filtro (V_{AN}) y después del filtro ($V_{A'N}$). c) Voltaje de fase y corriente de fase (i_{AN}).

- Voltaje de entrada (Vi) = 100 Volts.
- Frecuencia de conmutación = 10 kHz.
- Tiempo muerto = 500 nS.
- Carga resistiva R_L = 75Ω.
- Índice de modulación en amplitud m_a = 1.

En la figura 17 b) se observan las formas de onda del voltaje de fase (V_{AN}) y la corriente de fase (i_{AN}).

En la figura 17 c) se observa la distribución armónica del voltaje de fase y la magnitud en decibeles para la frecuencia de conmutación y para cada armónico múltiplo de la frecuencia de conmutación.

Finalmente en la figura 17 d) se observa la forma de onda del voltaje de línea (V_{AB}).






Fig. 18 d) Distribución armónica del voltaje de fase (V_{AN}) después del filtrado. e) Voltaje de línea (V_{AB}) después del filtrado. (Continuación).

Pruebas con carga resistiva en estrella con filtro de salida

Las pruebas realizadas utilizando un filtro a la salida del inversor se realizaron utilizando un filtro pasabajas LC de segundo orden diseñado para tener una frecuencia de corte de 2 kHz. El diagrama de conexiones del filtro de salida con la carga se observa en la figura 18 a). Las pruebas se realizaron bajo las siguientes condiciones de prueba:

- Voltaje de entrada (Vi) = 100 Volts.
- Frecuencia de conmutación = 10 kHz.
- Tiempo muerto = 500 nS.
- Carga resistiva RL = 75Ω.
- Índice de modulación en amplitud m_a=1.
- Inductancia del filtro de salida = 1.5288mH.
- Capacitancia del filtro de salida = 10μF.

La figura 18 b) muestra la forma de onda del voltaje antes ($V_{A'N}$) y después del filtro de salida (V_{AN}). La figura 18 c) muestra las formas de onda del voltaje de fase (V_{AN}) y la corriente de fase (i_{AN}), donde se puede observar que ambas están en fase.




Fig. 19 Relación V/f a la salida del inversor con el motor de inducción como carga.




Fig. 20 Relación velocidad/frecuencia para el motor de inducción trifásico, utilizado como carga a la salida.

La distribución armónica del voltaje de fase (V_{AN}) se observa en la figura 18 d), donde la distorsión armónica medida con el analizador de potencia FLUKE 43B es de 2.2 %. La figura 18 e) muestra la forma de onda del voltaje de línea (V_{AB}).

Un aspecto importante que cabe mencionar es el tipo de capacitor utilizado en el filtro de salida, los cuales deben ser capacitores no polarizados, se recomienda que sean de de un material dieléctrico que proporcione una dinámica rápida, con la finalidad de obtener un mejor filtrado de las componentes de alta frecuencia correspondientes a la frecuencia de conmutación de los transistores del inversor.

Pruebas con el motor de inducción trifásico sin filtro a la salida del inversor

Las pruebas realizadas con el motor de inducción trifásico consistieron en la obtención de la característica V/*f* de salida y la relación voltaje-velocidad. Las condiciones de prueba utilizando al motor de inducción como carga, sin filtro de salida, son:

- Voltaje de entrada (Vi) = 120 Volts.
- Frecuencia de conmutación = 10 kHz.
- Tiempo muerto = 1 μS.
- Índice de modulación en amplitud m_a=1.
- Potencia del motor = 1/3 HP.
- Conexión de los devanados del motor en estrella (Y).
- Voltaje máximo de trabajo del motor = 220V/440V
- Corriente máxima de trabajo del motor = 3.3 Amps.

Realizando mediciones del valor de voltaje a la salida y la frecuencia de dicho voltaje para cada fase se obtuvo la relación mostrada en la gráfica de la figura 19, donde se observa que la relación V/*f* es constante en casi todo el rango de operación del motor de inducción.

Realizando mediciones de la velocidad de giro del motor y la frecuencia del voltaje de salida para cada velocidad se obtuvo la relación mostrada en la gráfica de la figura 20; en esta se observa que la relación Velocidad-frecuencia es constante en casi todo el rango de operación del motor de inducción, al igual que la relación V/*f*.

V. CONCLUSIONES

Mediante la realización de este trabajo presenta una alternativa para el diseño de un inversor de dos niveles, principalmente enfocado a la comunidad estudiantil de ingeniería; además, paralelamente, se cumplió con el objetivo de llevar a cabo la implementación del mismo y variar la velocidad del motor de inducción manteniendo el par del motor constante en el rango de operación del mismo. Igualmente se llevó a cabo la implementación y desarrollo de la técnica de modulación SPWM en el microcontrolador PIC18F2431, asimismo se abordaron las implicaciones de esta técnica en lo referente a su aplicación a este tipo de trabajos, específicamente en lo referente al microcontrolador utilizado.

Recurriendo a este trabajo como base, es posible aumentar la complejidad de la topología del inversor, voltajes y corrientes de trabajo; así como la técnica de modulación empleada. El sistema queda listo para la aplicación de técnicas y algoritmos de control.

RECONOCIMIENTOS

Se agradece al Ing. José Luís Flores Nolasco y a Leonardo Samayoa Veliz, por su colaboración en el desarrollo de este trabajo.

REFERENCIAS

[1] Muhammad H. Rashid, Electrónica de potencia. Circuitos, Dispositivos y Aplicaciones, Editorial Pearson Educación, Segunda edición, 1995.
[1] Chapman Stephen, Máquinas Eléctricas, Editorial McGraw-Hill, Tercera edición, 2000.
[2] Mohan Ned, Undeland Tore M., Robbins William P., Power electronics. Converters, Applications and Design, Editorial John Wiley & Sons, INC., Segunda edición, 1995.
[3] Bose Bimal K., Modern Power Electronics and AC drives, Editorial Prentice Hall, 2001.
[4] Skvarenina Timothy L., The Power Electronics Handbook, Editorial CRC Press, 2001.
[5] Arizona Microchip Technology, Application Note: 900: Controlling 3-Phase AC Induction Motors Using the PIC18F4431, http://www.microchip.com/stellent/idcplg?IdcService=SS_GET_PAGE&nodeId=1824&appnote=en020394, consultada en Julio de 2006.
[6] Fluke Electronics, Fluke 43B. Analizador eléctrico avanzado. Manual de uso.
[7] International Rectifier, Design Tip DT98-2a: Bootstrap Component Selection for Control IC's, http://www.irf.com/technical-info/designtp/dt98-2.pdf, consultada en Julio de 2006.

[8] Arizona Microchip Technology; PIC18F2331/2431/4331/4431 Datasheet, http://ww1.microchip.com/downloads/en/DeviceDoc/39616b.pdf, consultada en Julio de 2006.

[9] Tektronix, Osciloscopio de almacenamiento digital. Series TDS1000 y TDS2000. Manual del usuario.



Aganza T. Alejandro nació el 28 de Marzo de 1983 en Ciudad Obregón, Sonora, México. Obtuvo el grado de Ingeniero en Electrónica con acentuación en Instrumentación y Control en el Instituto Tecnológico de Sonora en Agosto de 2006. Actualmente se desempeña como consultor y diseñador de sistemas electrónicos. Sus áreas de interés son: Análisis, diseño, modelado e implementación de sistemas electrónicos de potencia y teoría de control aplicada a los mismos.

Pérez R. Javier, nació el 2 de Febrero de 1973. Obtuvo el título de Lic. en electrónica en la Universidad Autónoma de Puebla en 1999, el grado de Maestro en Ciencias en Ing. Electrónica en el Centro Nacional de Investigación y Desarrollo Tecnológico, en Cuernavaca Morelos, en el 2000.

Del 2000 a la fecha labora como profesor de tiempo completo en el Instituto Tecnológico de Sonora, en Ciudad Obregón, Sonora, México. Sus áreas de interés son: control automático, procesamiento de imágenes y electrónica de potencia.



Beristain J. José Antonio, obtuvo el grado de Maestro en Ciencias en el centro nacional de investigación y desarrollo tecnológico, CENIDET, y el grado de Doctor por la Universidad Politécnica de Cataluña, actualmente labora en el Instituto Tecnológico de Sonora como Maestro-Investigador de tiempo completo.